Advanced TM-4 Memory Data

Memory Bank 1B

Extracted PCB trace delay data (Assuming SSTL-2 Class I)

**Table 1:** DDR Bank 1B Board Timing Delays
Net	Min Delay	Max Delay
A[0]	1.99ns	2.67ns
A[1]	2.12ns	2.77ns
A[2]	2.10ns	2.95ns
A[3]	2.09ns	2.91ns
A[4]	2.09ns	2.79ns
A[5]	2.13ns	2.84ns
A[6]	2.04ns	2.80ns
A[7]	2.28ns	2.83ns
A[8]	2.19ns	2.95ns
A[9]	2.19ns	2.73ns
A[10]	2.03ns	2.58ns
A[11]	2.21ns	2.82ns
A[12]	2.09ns	2.89ns
A[13]	?.??ns	?.??ns
BA[0]	2.01ns	2.60ns
BA[1]	2.10ns	2.71ns
CASn	2.07ns	2.73ns
CLKE[0]	1.79ns	2.38ns
CLKE[1]	1.84ns	2.42ns
RASn	1.99ns	2.83ns
SN[0]	1.42ns	2.05ns
SN[1]	1.38ns	2.04ns
WEn	2.00ns	2.76ns
Control Group	1.42ns	2.95ns

**Table 2:** DDR Bank 1B Board Timing Delays
Net	Min Delay (D->F)	Max Delay (D->F)	Min Delay (F->D)	Max Delay (F->D)
DQ[0]	0.91ns	1.21ns	0.71ns	0.89ns
DQ[1]	0.92ns	1.22ns	0.70ns	0.87ns
DQ[2]	0.91ns	1.21ns	0.70ns	0.88ns
DQ[3]	0.93ns	1.23ns	0.72ns	0.90ns
DQ[4]	0.92ns	1.22ns	0.69ns	0.87ns
DQ[5]	0.93ns	1.22ns	0.69ns	0.86ns
DQ[6]	0.92ns	1.21ns	0.70ns	0.88ns
DQ[7]	0.93ns	1.22ns	0.70ns	0.87ns
DQ[8]	0.92ns	1.22ns	0.71ns	0.89ns
DQ[9]	0.92ns	1.11ns	0.70ns	0.89ns
DQ[10]	0.91ns	1.21ns	0.69ns	0.87ns
DQ[11]	0.95ns	1.25ns	0.74ns	0.92ns
DQ[12]	0.90ns	1.19ns	0.68ns	0.86ns
DQ[13]	0.91ns	1.21ns	0.69ns	0.86ns
DQ[14]	0.92ns	1.21ns	0.69ns	0.87ns
DQ[15]	0.94ns	1.23ns	0.70ns	0.88ns
DQ[16]	0.94ns	1.23ns	0.73ns	0.91ns
DQ[17]	0.95ns	1.24ns	0.73ns	0.92ns
DQ[18]	0.91ns	1.21ns	0.69ns	0.87ns
DQ[19]	0.91ns	1.22ns	0.70ns	0.88ns
DQ[20]	0.92ns	1.21ns	0.70ns	0.88ns
DQ[21]	0.92ns	1.21ns	0.69ns	0.87ns
DQ[22]	0.93ns	1.23ns	0.69ns	0.87ns
DQ[23]	0.92ns	1.21ns	0.69ns	0.86ns
DQ[24]	0.93ns	1.23ns	0.71ns	0.89ns
DQ[25]	0.95ns	1.25ns	0.73ns	0.90ns
DQ[26]	0.91ns	1.20ns	0.69ns	0.87ns
DQ[27]	0.90ns	1.20ns	0.70ns	0.88ns
DQ[28]	0.96ns	1.26ns	0.73ns	0.91ns
DQ[29]	0.93ns	1.22ns	0.70ns	0.88ns
DQ[30]	0.93ns	1.22ns	0.69ns	0.87ns
DQ[31]	0.93ns	1.22ns	0.71ns	0.89ns
DQ[32]	0.96ns	1.26ns	0.74ns	0.92ns
DQ[33]	0.95ns	1.25ns	0.73ns	0.91ns
DQ[34]	0.94ns	1.24ns	0.71ns	0.89ns
DQ[35]	0.91ns	1.21ns	0.70ns	0.88ns
DQ[36]	0.95ns	1.24ns	0.72ns	0.89ns
DQ[37]	0.94ns	1.22ns	0.71ns	0.89ns
DQ[38]	0.87ns	1.16ns	0.64ns	0.82ns
DQ[39]	0.96ns	1.25ns	0.73ns	0.91ns
DQ[40]	0.93ns	1.23ns	0.72ns	0.90ns
DQ[41]	0.92ns	1.21ns	0.70ns	0.88ns
DQ[42]	0.70ns	0.99ns	0.48ns	0.66ns
DQ[43]	0.92ns	1.22ns	0.70ns	0.88ns
DQ[44]	0.96ns	1.25ns	0.73ns	0.91ns
DQ[45]	0.96ns	1.25ns	0.74ns	0.92ns
DQ[46]	0.95ns	1.24ns	0.71ns	0.89ns
DQ[47]	0.92ns	1.22ns	0.69ns	0.86ns
DQ[48]	0.80ns	1.10ns	0.59ns	0.78ns
DQ[49]	0.93ns	1.23ns	0.71ns	0.89ns
DQ[50]	0.91ns	1.20ns	0.68ns	0.86ns
DQ[51]	0.93ns	1.23ns	0.73ns	0.91ns
DQ[52]	0.93ns	1.23ns	0.70ns	0.88ns
DQ[53]	1.03ns	1.33ns	0.80ns	0.98ns
DQ[54]	0.97ns	1.26ns	0.73ns	0.91ns
DQ[55]	0.93ns	1.22ns	0.70ns	0.88ns
DQ[56]	0.94ns	1.24ns	0.72ns	0.90ns
DQ[57]	0.91ns	1.21ns	0.69ns	0.87ns
DQ[58]	0.94ns	1.23ns	0.71ns	0.89ns
DQ[59]	0.83ns	1.13ns	0.63ns	0.82ns
DQ[60]	0.86ns	1.15ns	0.63ns	0.81ns
DQ[61]	0.95ns	1.24ns	0.72ns	0.90ns
DQ[62]	0.81ns	1.10ns	0.57ns	0.75ns
DQ[63]	0.83ns	1.12ns	0.60ns	0.78ns
CB[0]	0.90ns	1.20ns	0.68ns	0.86ns
CB[1]	0.95ns	1.24ns	0.73ns	0.91ns
CB[2]	0.92ns	1.22ns	0.69ns	0.87ns
CB[3]	0.96ns	1.26ns	0.75ns	0.93ns
CB[4]	0.93ns	1.22ns	0.70ns	0.88ns
CB[5]	0.92ns	1.21ns	0.70ns	0.88ns
CB[6]	0.93ns	1.22ns	0.69ns	0.86ns
CB[8]	0.95ns	1.24ns	0.71ns	0.89ns
DQ Group	0.70ns	1.26ns	0.48ns	0.98ns
Rev B Target	0.90ns	1.08ns	0.68ns	0.92ns

**Table 3:** DDR Bank 1B Board Timing Delays
Net	Min Delay (D->F)	Max Delay (D->F)	Min Delay (F->D)	Max Delay (F->D)
DQS[0]	0.93ns	1.23ns	0.67ns	0.85ns
DQS[1]	0.90ns	1.20ns	0.66ns	0.84ns
DQS[2]	0.93ns	1.23ns	0.69ns	0.87ns
DQS[3]	0.98ns	1.28ns	0.72ns	0.90ns
DQS[4]	0.87ns	1.17ns	0.62ns	0.81ns
DQS[5]	0.96ns	1.26ns	0.71ns	0.89ns
DQS[6]	0.93ns	1.23ns	0.68ns	0.85ns
DQS[7]	0.78ns	1.09ns	0.53ns	0.71ns
DQS[8]	0.99ns	1.29ns	0.74ns	0.92ns
DQS Group	0.78ns	1.29ns	0.53ns	0.92ns
Rev B Target	0.90ns	1.12ns	0.66ns	0.85ns

**Table 4:** DDR Bank 1B Board Timing Delays
Net	Min Delay	Max Delay
DM[0]	0.69ns	0.91ns
DM[1]	0.70ns	0.88ns
DM[2]	0.70ns	0.87ns
DM[3]	0.67ns	0.85ns
DM[4]	0.71ns	0.89ns
DM[5]	0.67ns	0.84ns
DM[6]	0.71ns	0.89ns
DM[7]	0.74ns	0.93ns
DM[8]	0.70ns	0.88ns
DM Group	0.67ns	0.93ns
Rev B Target	0.68ns	0.92ns

**Table 5:** DDR Bank 1B Board Timing Delays
Net	Min Delay	Max Delay
Clk[0]	1.18ns	1.36ns
Clk[1]	1.38ns	1.52ns
Clk[2]	1.36ns	1.50ns
Clock Group	1.18ns	1.52ns

**Table 6:** DDR Bank 1B Board Timing Delays
Group	Min Delay	Max Delay
Control	1.42ns	2.95ns
DQ/DM/CB (D->F)	0.70ns	1.26ns
DQ/DM/CB (F->D)	0.48ns	0.98ns
DQS (D->F)	0.78ns	1.29ns
DQS (F->D)	0.53ns	0.92ns
Clock	1.18ns	1.52ns